פיתוח תכן FPGA / CPLD / ASIC
·        תכנון מהיר מקונספט למימוש
·        חילול קוד אוטומטי ויעיל, מאלגוריתמים (MATLAB, SIMULINK) ל- HDL
·        האצת ביצועים במערכות מיחשוב מקבילי
·        ניסיון רב באימולציה מהירה ל- ASIC
·        תכנון לשימוש חוזר ולכתיבת קוד לבניית IP's
·        ניסיון רב בפיתוח תכן לעיבוד תמונה, עיבוד אות רכיבים גדולים
·        שותפות אסטרטגית עם חברות: Xilinx, Lattice, Altera & Actel
·        פיתוח ב: SystemVerilog ,VHDL & VERILOG
·        פיתוח תכן משולב תוכנה למעבדי: ARM, NIOS, MICROBLAZE, ARC, OPENRISC
·        ניסיון רב מעבר לייצור ASIC ב- TSMC, SMIC, TOWER JAZZ


אימות תכן FPGA/ASIC
·        פיתוח במתודות UVM, VMM, SPECMAN
·        שירותי אימות לרכיבי FPGA ו- ASIC
·        עבודה לפי מתודולוגיית UVM ו- Coverage Driven Verification, מדרישות ועד מימוש
·        כתיבת הסביבה ב- System Verilog

לייבסיטי - בניית אתרים